|
1引言
近年来，随着电子产品小型化和多功能化的发展，IC、LSI、VLSI的集成密度和速度大幅度提高，表面贴装技术（SMT）得到广泛应用。与此同时，随着敏感度的不断提高，电路中的半导体芯片在电脉冲冲击下显得越来越脆弱。通过传导和感应进入电子线路的各类电磁噪声、浪涌电流、甚至人体静电放电（ESD）均能使整机产生误动作或损坏半导体元器件[1]。芯片内部的保护电路由于受到芯片空间的限制，无法做得很大，仅能保证芯片和电路板在制造过程中不受ESD损害。然而，实际应用中电子整机产品可能经受的ESD电压等级远远超出片上保护的范围。因此，有必要为芯片安装辅助的片外ESD抑制器件。
传统的圆片型ZnO压敏电阻器由于尺寸过大、压敏电压过高、响应速度慢、能量耐受能力小等缺点，不能满足新型电子产品ESD保护的要求。叠层片式ZnO压敏电阻器（以下简称MLV）已经开始逐渐取代圆片型压敏电阻器和硅齐纳二极管，成为新型电子产品ESD保护的首选元件。
2MLV的性能特点
MLV是一种基于ZnO压敏陶瓷材料，采用特殊的制造和处理工艺而制得的高性能电路保护元件，其伏安特性符合I=kVa，能够为受保护电路提供双向瞬态过压保护。
与传统的圆片型ZnO压敏电阻器相比，MLV具有以下优点：
（1）体积更小
1206（3mm×1.5mm）已经成为MLV的标准尺寸，这仅为同类圆片型压敏电阻器和齐纳二极管尺寸的1/4到1/3。0805、0603和0402尺寸标准也将很快得到应用。日本的村田公司和松下公司甚至已分别于1997年和1998年创纪录地推出了0201型MLV[2]。
（2）能量耐受能力和通流能力更高
表1对西门子－松下公司的圆片型和片式压敏电阻器的性能进行了比较。
表1圆片型和片式压敏电阻器的性能比较[3]
项目
圆片型
片式
型号
CN1812K11G
S05K11
面积/cm2
0.196
0.144
压敏电压/V
18
18
Imax(8/20μs)/A
100
800
Wmax(2ms)/J
0.3
1.9
由表1可见，对于压敏电压相同的圆片型和片式压敏产品，后者的8/20μs脉冲电流峰值和2ms方波能量耐受能力可分别达到前者的8倍和6倍。
叠层结构带来的可用电极面积增加是使MLV能量耐受能力更高、电流分配更为有效的主要原因。
如图1所示，在MLV内部，ZnO陶瓷层与金属内电极层呈交替叠加结构，相邻两内电极层与所夹的陶瓷层组成一个单层“压敏电阻器”，这些小的“压敏电阻器”又通过外电极并联在一起，从而大大提高了整片的有效电极面积，使瞬态过电压产生的热量能均匀地耗散在外电极间的整个区域内，从而保证了元件高的能量耐受能力。
同时，叠层结构使得器件具有类似大电流功率晶体管的外电极电流注入模式，如图2所示，这对于实现其大通流容量同样重要。
图2MLV外电极及内电极间电流注入模式
（3）限制电压小，保护性能好
压敏电阻器保护性能的好坏主要取决于残压比UC/UB，其中UC为限制电压，UB为压敏电压。由于采用多层结构，当脉冲电流峰值I一定时，流过MLV两内电极间的电流仅为I/n(n为内部陶瓷层数)，其UC必然较小。因此，对于UB相同的MLV和圆片式产品，前者的保护性能将显著强于后者。
（4）响应速度更快、电压过冲小
ZnO材料本身的响应速度极快，响应时间小于500ps[4]。传统的圆片式ZnO压敏电阻器的响应速度较慢主要是由其封装和引线带来的寄生电感造成的。MLV由于完全采用表面安装形式，无任何引线和外部封装，几乎是零电感，因此响应时间极短，仅为1ns～5ns，而且电压过冲很小。
（5）压敏电压易调
圆片式ZnO压敏电阻器的压敏电压不仅与材料配方和器件厚度有关，而且受制造工艺影响很大。MLV由于采用并联叠层结构，压敏电压仅与单层介质的厚度有关，而与整片的厚度无关，因此可以在流延工序中通过控制陶瓷层的厚度灵活调整器件的压敏电压。
3MLV在ESD保护中的应用
ESD在日常生活中极为常见。由于其现象极微弱，发生时人们几乎没有觉察，但对于“脆弱“的电子设备却可能是致命的。ESD可以通过电子产品的按键、旋钮、电源、接线端等与内部电路相连通的部分进入产品内部，轻则产生信号扰动，重则可能使电路中某一元件失灵甚至彻底损坏。
尽管我们日常接触到的电子产品的内部电路都具备一定等级的片上ESD保护措施（典型的内部ESD保护水平为2kV），但使用者产生的ESD电压和电流峰值能在1ns的时间内上升到15kV和100A[5]，这大大超出了片上保护的能力。美国ESD协会对电子产品损坏原因的评估表明，大约27％～33％是由ESD引起的[6]；我国通讯行业每年由静电危害造成的损失高达几亿元人民币[7]。由此可见，在电路中引入辅助的ESD保护措施，如添加ESD抑制器，以减少静电危害造成的损失是十分必要的。
使用MLV作为ESD抑制器的电子产品很多，包括汽车内部的电子系统（设备）、电源、计算机及其周边设备、办公室设备如复印机、传真机和打印机的按键/控制器、消费型电子设备如DVD、VCD、机顶盒，通讯设备如MODEM、无线LAN、手机/无绳电话和寻呼机等等。
如图3所示，进入电子系统内部的ESD，当其电压超过ESD抑制器的压敏电压，抑制器就会导通，将大部分的ESD能量导向接地端，残余的能量在传输过程中仍会减弱，到达内部电路时已经降到很低的水平，不会再对电路构成危害。
4高频信号传输线路的ESD最优化保护[6][8]
随着线路数据传输速度的不断提高，抑制器电容、线路寄生电感等带来的影响成为ESD保护设计中不容忽略的问题。合理的参数选择和布线设计对保证信号的稳定性和完整性十分重要。
4.1抑制器电容
对于低频电路，大的抑制器电容是有益的，因为它可以滤去高频干扰而使低频信号顺利通过。而对于高频电路则完全相反，大的抑制器电容会导致信号恶化，降低电路对信号的识别能力。如图4所示。在通用串行总线标准USB2.0所支持的最高传输率为480Mbps的数据传输线路中，加入电容量仅为10pF的ESD抑制器就足以使其信号的上升和下降时间增加140％。
因此，高频信号传输线路中的ESD抑制器必须具有足够小的电容量以保证传输数据的连续和完整，这必然要求MLV向低电容和超低电容化的方向发展。
目前，MLV产品的标准电容值为数十皮法到几千皮法不等，可适用于从普通的音频、视频信号到符合USB1.1标准，即数据传输率最高为12Mbps的电子线路。可以考虑在原料中添加Sb2O3以降低材料表观电容率和在MLV内部设计制作串联微间隙来降低MLV的电容量。这是本课题组正在研究的内容之一，将在以后的文章中给予介绍。
4.2抑制器的放置位置
合理的ESD抑制器安装位置可以将受保护芯片两端的ESD瞬态电压降至最小。高速瞬态ESD不可避免地会给线路带来寄生电感问题，突出表现在高频线路当中。任何连接接线端、芯片及内部元件的线路都会产生寄生电感，高频下它表现为一个阻抗元件，如图5所示。
L2能够耗散残余的ESD脉冲能量，因此，设计时应使L2最大，即抑制器离受保护芯片尽可能远。原则上，ESD抑制器应直接安装在接线端后部，成为电路保护的首道“防线”。
另一重要的设计就是减小ESD抑制器与数据传输线之间的距离。寄生电感L3会引起电压过冲并增加抑制器的响应时间。因此，设计时最好能够将MLV外电极与线路直接焊接在一起。
4.3接地端的选择
最后需要注意的是，ESD抑制器的接地端应该选择设备的机壳（框架）接地线，而不是信号（数字）接地线，如图5所示。这样可以将ESD脉冲直接导向信号传输系统外部，避免引起噪声信号的对地反弹，从而将线路中的干扰降至最小。
5结束语
MLV是一种表面安装瞬态过电压保护元件，具有许多传统圆片式压敏电阻器和硅齐纳二极管无法达到的优点，因而是新型电子产品如计算机、手机、个人数字助手等的瞬态过电压抑制，尤其是ESD保护的首选元件。据统计，约1/4以上的电子产品的损坏是由ESD引起的。随着我国移动通信业国产化率的显著提高和计算机、网络的高速发展，越来越多的小型低功率电子元件将投入使用，ESD造成的潜在威胁也将越来越大。
因此，研究ESD产生的电磁脉冲对微电子元器件及设备的干扰与破坏机理，提出有效的防护办法和合理的设计原则，是一项非常重要的课题，具有广阔的应用前景，应该予以足够重视。
参考文献：
[1]李盛涛.电子元件发展现状与趋势[A].第八届压敏电阻器学术年会论文集[C]，2001,1.
[2]张勇.新型片式元器件在通信领域中的应用和发展[J]半导体杂志，2000，（6）
[3]SiemensMatsushitaComponents[Z].西门子松下公司样本
[4]H.RPhillip,L.M.Levinson.ZnOVaristors for Protection Against Nuclear Electromagnetic Pulses[J].J.Appl.Phys.,1981,52(2):1083-1090.
[5]LittlefuseInc.TheESDProblem[Z].2001.
[6]JamesColby.KeyconsiderationsforESDcircuitprotection[J].ElectronicDesign,2001,(9).
[7]杨建华.静电对光纤接入网设备的危害及防护[J]广东通讯技术，2002，20（5）：32.
[8]LittlefuseInc..ProtectingtheUniversalSerialBusfromovervoltageandovercurrentthreats[Z].2001
|
